设计01 / 16
ARCHITECTURE
需求与架构
把一个想法，拆成电路的分工。
先决定芯片要完成什么任务，再划分计算、存储和接口等模块。在性能、功耗与面积之间，找到适合产品的平衡。
- 从这里出发
- 应用需求与约束
- 这一站得到
- 架构与设计规格
多懂一点
芯片设计从目标开始。跑得更快、耗电更少、面积更小，往往需要相互取舍。
THE MAKING OF A MICROCHIP / 交互图解 001
芯片的一生.
从一个想法，到一片硅，再到改变世界的芯片。
跟随光的轨迹，看懂每一次微小的改变。
DESIGN → FAB → CHIP
16 个关键步骤一段从微观到日常的旅程
资源库 / 芯片的一生阅读完整工艺正文 ↓
Synopsys · 芯片设计流程 ↗
THE COMPLETE PROCESS GUIDE
芯片制造流程：从设计到封测的 16 个步骤
芯片从需求与电路设计出发，在硅片上反复沉积材料、定义图案、刻蚀和构建互连，随后经过晶圆测试、背面研磨、切割、封装与成品测试。下面将全过程分为设计、晶圆制造、封装与测试三个阶段；真实工艺会重复其中的加工、清洗和测量环节，顺序也会随产品变化。
01 需求与架构
欢迎来到，芯片的一生。一颗芯片，怎样从一个想法，变成可以工作的产品？旅程先从需求开始。设计团队要决定，它负责计算、存储，还是连接外部设备。再把任务拆成不同模块，规划数据怎样流动。性能、功耗和面积需要共同权衡。这一站的成果，是后续设计必须遵守的架构和规格。
- 输入
- 应用需求与约束
- 产物
- 架构与设计规格
02 RTL 与验证
第二站，用代码描述硬件。工程师在寄存器传输级，写清数据怎样随时钟流动，电路在不同条件下如何响应。接着用仿真、形式验证等方法，检查正常情况，也寻找边界和异常中的错误。图里的波形代表输入与响应。验证并不只做一次，而会贯穿设计过程，让电路逐渐符合最初的规格。
- 输入
- 设计规格
- 产物
- 通过验证的 RTL
03 综合与物理设计
第三站，让逻辑拥有位置。逻辑综合先把硬件描述转换成门级电路，再把单元放进版图，安排时钟网络和连接线路。图中亮起的线，就是这些连接的示意。连线本身也有延迟和功耗，所以工程师需要反复调整位置和走线。最终得到的，是能够在目标工艺上实现的物理版图。
- 输入
- RTL、工艺库与约束
- 产物
- 可实现的物理版图
04 签核与流片
第四站，签核与流片。在交付制造之前，还要检查时序、电源完整性、设计规则，以及版图是否和电路一致。检查通过后，版图数据交给制造环节，进入掩模制作和生产准备。这里的流片，指的是设计交付的节点。它并不意味着已经做出了芯片，更不等于产品已经通过测试。
- 输入
- 物理版图与检查规则
- 产物
- 流片数据与掩模准备
05 硅片制备
第五站，准备一片硅。高纯硅经过单晶生长，形成晶棒。晶棒再被切成薄片，经过研磨、抛光和清洗，得到平整、洁净的硅片。晶圆厂通常向硅片供应商采购。一片晶圆上，会制造许多颗裸片。圆形来自晶棒，而芯片上的电路图案，还要靠后面的工艺逐层形成。
- 输入
- 高纯硅与单晶晶棒
- 产物
- 洁净、平整的硅片
06 薄膜沉积
第六站，增加材料。制造芯片，不只是把硅雕刻成某种形状。工程师还会在表面形成很薄的材料层，用来绝缘、导电，或构成器件。看图中新出现的薄膜，它代表沉积或其他成膜工艺带来的材料。不同薄膜有不同任务，厚度和均匀性也需要控制。增加材料，将和去除材料反复配合。
- 输入
- 硅片与工艺材料
- 产物
- 覆盖表面的薄膜
07 光刻与显影
第七站，用光定义图案。晶圆表面先涂上感光的光刻胶，光刻系统再把掩模图案投影到胶层。曝光改变光刻胶的性质，显影后，部分区域被移除，留下加工窗口。请留意，光刻首先改变的是光刻胶，而不是直接把全部电路刻进硅里。真正向下加工材料，要交给后续的刻蚀或其他工艺。
- 输入
- 薄膜、光刻胶与掩模
- 产物
- 图形化的光刻胶
08 刻蚀
第八站，沿图案去除材料。光刻胶或硬掩模保护住需要保留的部分，暴露的区域则接受刻蚀。图中的开口向下延伸，表示材料被逐步移走。工艺要控制深度、形状和对不同材料的选择性，避免伤到应当保留的结构。这样，胶层上的图案才被转移到下面的材料里。
- 输入
- 带有掩模图案的薄膜
- 产物
- 有凹槽或结构的材料层
09 掺杂与退火
第九站，改变材料的电学性质。工程师可以用离子注入等方法，在选定区域引入掺杂原子，再通过热处理，修复部分晶格损伤并激活掺杂。图中的粒子进入硅，代表这个过程。和刻蚀不同，这一步重点不是挖走材料，而是让特定区域具备需要的导电性质。方法和顺序，会随具体工艺变化。
- 输入
- 选定的硅区域
- 产物
- 所需的掺杂区域
10 CMP 平坦化
第十站，化学机械平坦化。前面的加工，可能让晶圆正面出现起伏和多余材料。抛光垫、研磨液与受控压力相互配合，把表面处理得更平坦，为下一层工艺打好基础。看图中的凸起，它们正在被逐渐去除。这里处理的是正面的材料层。稍后讲到的背面研磨，则是把硅基底磨薄，两件事不能混为一谈。
- 输入
- 表面有多余材料的晶圆
- 产物
- 平坦的正面材料层
11 金属互连
第十一站，把器件连接起来。绝缘层里形成沟槽和通孔，再加入导电材料，建立横向连线与上下层之间的连接。你看到的是分层展开的互连示意。沉积、光刻、刻蚀、填充和平坦化，会在不同层中反复进行。真实制造还穿插清洗、测量和检查，并不是把这张目录从头到尾，只做一遍。
- 输入
- 器件与绝缘材料层
- 产物
- 多层金属连线与通孔
12 晶圆测试
第十二站，切开之前先检查。探针接触裸片上的测试焊盘，送入信号，再把得到的响应与预期比较。晶圆上逐渐点亮的区域，代表测试结果的示意。结果会被记录下来，帮助后续分选，减少把不合格裸片继续封装的机会。这是晶圆阶段的测试，封装完成后，还会有针对成品的检查。
- 输入
- 完成电路加工的晶圆
- 产物
- 裸片测试结果图
13 背面研磨减薄
第十三站，来到通常所说的磨片，也就是背面研磨。先保护正面的电路，并把晶圆固定好，再让研磨轮从背面去除硅。图中电路面朝下，受到保护，上面的硅基底逐渐变薄。这样可以满足不同封装对厚度的需要。目标厚度并没有统一数值，后续也可能需要应力消除或抛光，具体取决于产品。
- 输入
- 正面受保护的晶圆
- 产物
- 减薄后的晶圆
14 晶圆切割
第十四站，让一片晶圆变成独立裸片。晶圆固定在支撑载体上，沿裸片之间的划片道进行分割，再拾取符合要求的裸片。切割可以采用刀片或激光等方式。这里展示的是先减薄、再切割的典型路径。实际生产也可能先切割后研磨，所以不要把动画中的顺序，理解成所有芯片都必须遵守的配方。
- 输入
- 待分割的晶圆
- 产物
- 独立的裸片（die）
15 芯片封装
第十五站，为裸片建立通向外界的连接。裸片安装到封装载体上，通过倒装互连或引线键合等方式连接电路，再完成保护与散热结构。图里用的是简化的倒装封装：裸片通过凸点连接载体，上方结构逐渐合拢。封装不只是一层外壳，它还承担电连接、机械保护和散热等任务。
- 输入
- 合格裸片与封装载体
- 产物
- 有外部连接的芯片封装
16 成品测试
最后一站，成品测试。封装后的芯片还要接受功能与电气性能检查，并按产品要求进行温度、可靠性相关测试或筛选。合格产品再分档、标识，走向真实设备。从架构与代码，到逐层制造，再到研磨、切割和封测，一颗芯片经历了许多次微小而精确的改变。这就是，芯片的一生。
- 输入
- 封装后的芯片
- 产物
- 通过测试的成品
BEYOND THE ANIMATION
小小芯片，
反复雕琢。
这是理解工艺的地图。真实制造会根据器件、材料与封装方案，反复加工、清洗、测量和检查。
01 / 反复叠层
制造不是一条只走一次的直线。
沉积、光刻、刻蚀等工艺按不同模块反复进行，再通过金属互连把器件连成电路。图中时间与尺寸仅为教学示意。
沉积→光刻→刻蚀→填充 / 平坦化↻
02 / 两种“磨”，两件事
CMP 平坦化
处理正面材料层的起伏，为后续工艺提供平坦表面。
背面研磨减薄
保护正面电路，从背面硅基底去除材料，让晶圆变薄。
继续探索 · 资料来源与讲稿
参考官方工艺说明整理。Intel 的“从沙到芯片”为历史节点教学资料，本页仅参考一般工艺概念，不沿用其中节点与尺寸作为通用参数。不同产品的实际顺序会有差异，例如先切割后研磨，以及部分晶圆级封装流程。
配音：云扬 · 普通话男声，人工智能合成。下载完整讲稿 ↓