大家好啊，我是 jianpeng。今天和大家聊一下晶体管怎样控制电流。
电脑里的芯片，需要用电信号控制其他电信号。晶体管就是完成这件事的基本器件之一。我们这一页要看的是：怎样用一处的电压，控制另一条通路能不能让电流通过。
先别急着记 NMOS、PMOS 和阈值这些名字。我会先带你认清模型里的整颗器件，再动一次滑块，最后把两个开关接起来。你可以跟着语音观察，也可以从下面的图文开始。
1. NMOS 到底是什么？一颗用电压控制电流的晶体管
这篇里的 NMOS，是“N 沟道 MOS 场效应晶体管”的简称。它是一种做在半导体材料里的电子器件。展台里那些不同颜色的区域、上方的栅极和接线端，组合起来才是一颗 NMOS。
你可以暂时把它理解成一个由电压控制的开关：我们改变控制端的电压，就能让另一条通路更容易或更难导电。它可以用来构成数字电路；很多这样的器件和连线组合起来，才形成芯片里的各种功能。
名字可以分开读：N 指 N 型沟道，导电时主要参与的是带负电的电子；沟道就是源极与漏极之间可供电荷移动的通路。MOS 来自 Metal–Oxide–Semiconductor，即“金属—氧化物—半导体”，说的是这类器件的栅结构。这里的“场效应”，则是指栅极用电场影响这条通路。完整英文名称中的 Field-Effect Transistor 常缩写成 FET，因此你也会看到 MOSFET 这个名字。
现在把名字放在一边，先找出各部分做什么：
- 源极 S 和漏极 D：受控制的电流通路的两端。这页单管实验把源极接 0 V，漏极接 0.2 V。
- 栅极 G：控制端。你拖动滑块，改变的就是栅极相对源极的电压。
- 栅氧绝缘层：隔在栅极与硅之间。栅极可以隔着它施加电场，正常开关工作不靠电子穿过这层绝缘材料。
- 体区与体端 B：形成器件的硅主体，以及它的电气连接。这个 NMOS 的体端也接 0 V。
可以把源、漏想成受控制通路的两端，把栅极想成控制把手。不过这只是帮助区分职责：真实晶体管里没有机械把手，控制来自电场。
沿着图里的栅极向下看：绝缘层下面那条靠近硅表面的区域，就是之后会出现导电沟道的地方。它变亮时，表示电子的分布和导电能力发生变化，硅本身没有被挖出一条隧道。
图里的 n+、p 型和 p+ 是什么意思？
硅是半导体，可以通过加入少量特定杂质来改变它的导电特性，这个过程叫掺杂。n 型材料中的主要可移动载流子是电子；p 型材料中的主要可移动载流子是空穴，后面介绍 PMOS 时会解释空穴。“+”表示掺杂浓度较高，不表示这个接线端带正电。
这颗 NMOS 的 n+ 源区和漏区嵌在 p 型体区里，体端通过单独的 p+ 区接触硅主体。NMOS 的 N 说的是导通时的沟道类型，不是说整颗器件的每个区域都是 n 型。本页使用数字电路常见的增强型器件：栅极与源极同电压时，按关闭近似处理。
2. 栅极是 0 V 时：为什么漏极加了电压，通路仍然关闭？
先做一个小实验。把源极和体端都接到 0 V，也就是这个电路里的“地”；把漏极接到 0.2 V。“地”在这里是比较电压的参考点。
源、漏之间的电压差，为电荷移动提供驱动条件；栅极则决定中间的通路有多容易导电。这是两个不同的作用。现在把栅极也设成 0 V，它与源极没有电压差，硅表面还没有形成明显的电子导电沟道，所以我们把这颗 NMOS 近似看成关闭。
滑块旁的 VGS 就是“栅极电压 − 源极电压”。本例是 0 V − 0 V = 0 V。另一个标记 VDS 是“漏极电压 − 源极电压”，在单管实验里一直保持 0.2 V。
展台在关闭时不画运动的电子，方便我们区分状态。真实晶体管关闭后仍有少量漏电，不会变成一块完美的绝缘体。
3. 把栅极调到 1.2 V：电子怎样接通这条路？
保持源极为 0 V，把栅极慢慢调到 1.2 V。此时 VGS = 1.2 V − 0 V = 1.2 V。栅极相对源极变正，它的电场吸引带负电的电子靠近栅氧下方的硅表面。
当这里聚集了足够多的电子，源、漏之间就形成较容易导电的通路。这条通路叫沟道。在模型上，你会看见栅极下面的细带变亮，电子从左侧源极向右侧漏极移动。栅氧依然是绝缘层，电子没有穿过它去往栅极。
滑块上的“阈值 0.6 V”，回答的是：这颗示意 NMOS 的栅极，需要比源极高多少，才开始明显导通？我们给这个演示选了 0.6 V 作为参考，记作 VT。阈值电压本身是晶体管的一个参数，0.6 V 是本页采用的示意数值；不同器件的实际数值会不同。
你可以先试 0 V，再慢慢调到 1.2 V：前者近似关闭，后者明显导通。本页在不高于 0.6 V 时省略电子运动；超过后，青色光点从少到多逐渐显现，沟道逐渐变亮，黄色电流流线也逐渐增强。跨过参考线时，画面不会突然跳出整排电子。真实器件在阈值附近仍是连续变化的，阈值以下也有少量电流。
旁边按顺序显示栅源电压、电子聚集和传统电流。后两项用 0–100 的示意刻度帮助比较变化：在 1.2 V 时显示 50，在 1.8 V 时显示 100，对应画面中由疏到密、由淡到亮的过程。
在本页漏端电压高于源端的条件下，青色电子从源极向漏极运动；黄色流线表示传统电流，从漏极指向源极。两者方向相反。电子沿硅中的导电路径前进，栅氧仍把栅极与这条通路隔开。
4. PMOS 是什么？为什么它和 NMOS 配成一对？
PMOS 是“P 沟道 MOS 场效应晶体管”的简称。它也是用栅极电压控制源、漏通路，但沟道里的主要载流子是空穴，控制电压的方向也与 NMOS 相反。
“载流子”就是参与电荷移动的角色。空穴可以先理解成半导体中少了一个电子的位置：邻近电子补过来，原来的位置又空出来，看上去就像这个空位向相反方向移动。在电路分析中，我们把空穴当作带正电的载流子；它不是硅里真的挖了一个洞，也不是质子在里面流动。
这一页讲的两种管子，都是数字电路常见的增强型。记控制方法时，关键是拿栅极与这颗管子自己的源极比较：
| 看什么 | NMOS | PMOS |
|---|---|---|
| 名字中的 N / P | N 沟道 | P 沟道 |
| 沟道主要靠谁导电 | 带负电的电子 | 等效带正电的空穴 |
| 怎样容易导通 | 栅极比源极高足够多 | 栅极比源极低足够多 |
| 本页反相器中的源极 | 接 0 V（地） | 接 1.8 V（电源） |
| 在这个电路里的作用 | 导通时把输出拉向 0 V | 导通时把输出拉向 1.8 V |
为什么要两种？我们想让输出既能接近电源电压，又能接近 0 V，就需要分别连接这两个方向的通路。把 NMOS 和 PMOS 配合使用的技术叫 CMOS；C 来自 Complementary，意思是“互补”。这里“一个管低、一个管高”的分工，来自它们的特性和具体接线。
现在接一个最简单的例子。把电源设为 1.8 V，标为 VDD；地为 0 V，标为 GND。PMOS 的源极接电源，NMOS 的源极接地。两颗管子的栅极一起接到输入 Vin，两个漏极连在一起，成为输出 Vout。
输入就是我们施加给两个栅极的电压；输出就是两颗管子共同连接处的电压。这里用接近 0 V 表示逻辑 0，用接近 1.8 V 表示逻辑 1。
两颗管子的体区与体端怎样连接？
NMOS 的 n+ 源、漏区位于 p 型体区中，体端接地。PMOS 的 p+ 源、漏区位于 n 型区域内，这个区域叫 n 阱，阱的体端接电源。模型里的 n 阱表示这种材料区域，不是实际挖空的水井。下面的四端电路符号也画出了这些连接。
先把输入设成 0 V，逐颗比较栅极与源极
- NMOS：栅极 0 V，源极也是 0 V。栅极没有比源极高，管子关闭。
- PMOS：栅极 0 V，源极是 1.8 V。栅极比源极低了 1.8 V，管子导通。
所以输出通过 PMOS 接向 1.8 V 电源，电压升高，成为逻辑 1。这个动作叫上拉。现在你能从电压差解释“输入 0、输出 1”，不必只背真值表。
这里要留意一个容易被动画带偏的细节：导通路径存在，不代表一直有电流流过。忽略漏电、没有直流负载时，输出充电到 VDD 后，PMOS 两端几乎没有压差，稳态电流也就不再持续。展台此时保留路径高亮，停止电流粒子。
5. 输入变成 1.8 V：为什么输出变成 0？
只把输入切换到 1.8 V，两个源极的接法保持不变。再比较一次：
- NMOS：栅极 1.8 V，源极 0 V。栅极比源极高了 1.8 V，管子导通。
- PMOS：栅极 1.8 V，源极也是 1.8 V。它的栅极没有比源极低，管子关闭。
输出这时通过 NMOS 接向地，电压降低到 0 V 附近，成为逻辑 0。这个动作叫下拉。忽略漏电且没有直流负载时，输出电压稳定以后，这条通路也不需要持续流过电流。
| 输入 Vin | PMOS | NMOS | 输出 Vout |
|---|---|---|---|
| 0：低电平 | 导通，上拉 | 关闭 | 1：高电平 |
| 1：高电平 | 关闭 | 导通，下拉 | 0：低电平 |
这就是反相器：输入为 0，输出为 1；输入为 1，输出为 0。这里的“反”是逻辑值相反，不是把正电压变成负电压。0 和 1 是电路用不同电压状态表示的信息。
那前面的 0.6 V，和这里的 0、1 有什么关系？
它们在回答不同的问题。单管演示的 0.6 V，描述的是那颗 NMOS 的栅源电压达到什么程度时，沟道开始明显导电。我们看的是一颗管子的特性。
逻辑 0 和 1，描述的是整个电路用哪些电压范围传递信息。真实电路会规定一个保证识别为 0 的低电压范围，以及一个保证识别为 1 的高电压范围；两者之间通常留有不保证正确识别的过渡区。具体范围要看电路规格，不能拿单颗 NMOS 的 0.6 V 直接充当那条界线。
因此，在这页你只需要先验证两端：输入 0 V 时输出接近 1.8 V，输入 1.8 V 时输出接近 0 V。输入慢慢经过中间电压时，输出怎样变化，由两颗管子和电源一起决定；这版展台没有模拟这段完整曲线。
切换过程中，输出需要充放电，两颗管子还可能短暂同时导通。这些过程会涉及延迟与能量消耗。展台的过渡只负责把前后状态讲清，不用动画时长代表真实器件速度，也不据此计算功耗。
你现在可以试着只看连线，回答一个问题：输入为 0 时，哪颗管子把输出接向电源？如果能顺着 PMOS 找到 VDD，再解释为什么 NMOS 此时不把输出拉向地，就已经把“晶体管开关”与“逻辑运算”连起来了。
想继续放大到整颗芯片，可以接着看 CPU 与 GPU 的结构；想知道这些区域怎样被制造出来，可以进入 芯片制造流程。